উৎপাদন লাইন

SIMD

Single instruction, multiple data (SIMD) হলো হার্ডওয়্যার-লেভেল প্যারালালিজমের একটি রূপ (অর্থাৎ একটিমাত্র ইনস্ট্রাকশনের মাধ্যমে একই সময়ে একাধিক ডেটার উপর কাজ করা হয়)। CPU একই সময়ে একাধিক এলিমেন্টের উপর একই গণনা সম্পন্ন করে।

উদাহরণ হিসেবে ধরা যাক, চারটি ৩২-বিট ফ্লোটের দুটি অ্যারে এলিমেন্ট ধরে ধরে যোগ করা হচ্ছে। একটি স্কেলার ইমপ্লিমেন্টেশন প্রত্যেক এলিমেন্টের জন্য আলাদা করে চারটি addss ইনস্ট্রাকশন পাঠাবে। একটি SIMD ইমপ্লিমেন্টেশন একটিমাত্র addps দিয়ে চারটি যোগই সমান্তরালে করে ফেলে। তাতে প্রতি ইনস্ট্রাকশনে চার গুণ কাজ হয়।

x86-64 অ্যাসেম্বলিতে SIMD ইনস্ট্রাকশন সাধারণত xmm রেজিস্টার ব্যবহার করে সম্পাদন করা হয়। এসব ইনস্ট্রাকশনের কিছু ইন্টিজারের উপর কাজ করে। আবার কিছু কাজ করে ফ্লোটিং-পয়েন্ট সংখ্যার উপর।

ওই ইন্টিজার বা ফ্লোটিং-পয়েন্ট সংখ্যাগুলোকেই বলা হয় প্যাকড। এদের প্রত্যেকে একই রেজিস্টারের ভেতরে একটি জায়গা দখল করে, যাকে বলা হয় লেন। SIMD ইনস্ট্রাকশন সাধারণত দুটি সোর্স অপারেন্ডের একই লেন অবস্থানের মানের উপর সমান্তরালে কাজ করে। প্রতিটি অপারেশনের ফলাফল ডেস্টিনেশন অপারেন্ডের একই অবস্থানের লেনে সংরক্ষিত হয়।

একটি লেন কোনো কঠোর সীমা নয়। এটি বরং বাইটের একটি ক্রম সম্পর্কে প্রতিটি ইনস্ট্রাকশনের দেওয়া একটি ব্যাখ্যা। একটি ১২৮-বিট অপারেন্ডে ১৬ বাইট থাকে। ইনস্ট্রাকশন অনুযায়ী সেই বাইটগুলোকে ১৬টি ১-বাইট লেন, ৮টি ২-বাইট লেন, ৪টি ৪-বাইট লেন, ২টি ৮-বাইট লেন, বা এমনকি একটি মাত্র ১৬-বাইট লেন হিসেবে ব্যাখ্যা করা যায়।

উদাহরণস্বরূপ, addps ইনস্ট্রাকশনটি প্যাকড সিঙ্গেল-প্রিসিশন (৪-বাইট) ফ্লোটিং-পয়েন্ট মান যোগ করে। এই ইনস্ট্রাকশনের জন্য অপারেন্ডের প্রতিটি ৪-বাইট খণ্ড আলাদা একটি লেন। ১২৮-বিট চওড়া (১৬-বাইট) একটি অপারেন্ডে:

অন্যদিকে, mulpd-এর ক্ষেত্রে একটি ১২৮-বিট অপারেন্ডে ২টি লেন ধরা হয়। কারণ এই ইনস্ট্রাকশন ডাবল-প্রিসিশন (৮-বাইট) মানের উপর প্যাকড গুণ করে:

এই কনসেপ্টে আমরা SIMD ইনস্ট্রাকশনের একটি ছোট নির্বাচিত অংশ নিয়ে আলোচনা করব। এগুলো xmm রেজিস্টার ব্যবহার করে প্যাকড ফ্লোটিং-পয়েন্ট মানের উপর কাজ করে।

ফ্লোটিং-পয়েন্ট SIMD ইনস্ট্রাকশন

সাধারণ নিয়ম হিসেবে, ফ্লোটিং-পয়েন্ট মানের উপর কাজ করে এমন SIMD ইনস্ট্রাকশন দুটি অপারেন্ডের রূপ নেয়। এদের নাম একটি নির্দিষ্ট কাঠামো অনুসরণ করে:

1. যে অপারেশনটি করা হচ্ছে, যার নাম তাদের নন-SIMD (যাকে স্কেলার-ও বলা হয়) প্রতিরূপের মতোই (যেমন add, mul ইত্যাদি)।
2. একটি সাফিক্স p, যা বোঝায় ইনস্ট্রাকশনটি প্যাকড ডেটার উপর কাজ করে, ঠিক সেই অবস্থানেই যেখানে আগে ছিল একটি s (স্কেলার ডেটার জন্য)।
3. প্রতিটি লেনের আকার বোঝানোর জন্য একটি সাফিক্স, যা তাদের নন-SIMD প্রতিরূপের মতো একই অর্থ বহন করে (সিঙ্গেল-প্রিসিশনের জন্য s এবং ডাবল-প্রিসিশনের জন্য d)।

তাই প্যাকড নামটি পাওয়া যায় স্কেলার নামের মনেমোনিকের মাঝখানের s (স্কেলার) কে p (প্যাকড) দিয়ে বদলে দিয়ে। অপারেশনের নাম এবং আকারের সাফিক্স অপরিবর্তিত থাকে:

পাটিগণিত

পাটিগণিতের SIMD ইনস্ট্রাকশন উপরের নিয়মটি অনুসরণ করে। কিছু উদাহরণ:

addps xmm0, xmm1 ; xmm0 = xmm0 + xmm1 (each 32-bit float at the same position)
subpd xmm2, xmm3 ; xmm2 = xmm2 - xmm3 (each 64-bit float at the same position)
mulps xmm4, xmm5 ; xmm4 = xmm4 * xmm5 (each 32-bit float at the same position)
divpd xmm6, xmm7 ; xmm6 = xmm6 / xmm7 (each 64-bit float at the same position)

প্রিসিশনের মধ্যে রূপান্তর

প্যাকড সিঙ্গেল-প্রিসিশন এবং প্যাকড ডাবল-প্রিসিশন ফ্লোটিং-পয়েন্ট মানের মধ্যে রূপান্তর করার জন্য SIMD ইনস্ট্রাকশনও আছে। এগুলোও একই নামকরণের নিয়ম অনুসরণ করে, যেখানে স্কেলারের প্রতিটি s কে প্যাকডের একটি p দিয়ে বদলে দেওয়া হয়:

এই ইনস্ট্রাকশনগুলো আগের কথাটিই দেখায়: একটি লেন কোনো কঠোর সীমা নয়, বরং একটি ব্যাখ্যা। সোর্স ও ডেস্টিনেশন অপারেন্ডের লেনের আকার আলাদা, তাই লেনের সংখ্যাও আলাদা।

cvtps2pd-এর ক্ষেত্রে সোর্স (ps)-এ ৪টি সিঙ্গেল-প্রিসিশন লেন থাকে। ডেস্টিনেশন (pd)-এ থাকে ২টি ডাবল-প্রিসিশন লেন। সোর্সের শুধু নিচের ২টি লেন পড়া হয়। উপরের ২টি উপেক্ষা করা হয়:

cvtpd2ps-এর ক্ষেত্রে সোর্স (pd)-এ ২টি ডাবল-প্রিসিশন লেন থাকে। ডেস্টিনেশন (ps)-এ থাকে ৪টি সিঙ্গেল-প্রিসিশন লেন। সোর্সের দুটি লেনই রূপান্তরিত হয়ে ডেস্টিনেশনের নিচের ২টি লেনে লেখা হয়। ডেস্টিনেশনের উপরের ২টি লেন শূন্য করে দেওয়া হয়:

কিছু উদাহরণ:

cvtps2pd xmm0, xmm1 ; xmm0 = xmm1 as 2 doubles (low 2 lanes of xmm1 are read)
cvtpd2ps xmm0, xmm1 ; xmm0 = xmm1 as 2 floats (in low 2 lanes; upper 2 zeroed)

মেমরি অপারেন্ড

উপরের SIMD ইনস্ট্রাকশনগুলো সবই দেখানো হয়েছে রেজিস্টার-থেকে-রেজিস্টার অপারেন্ড দিয়ে। এরা সোর্স হিসেবে মেমরি অপারেন্ডও নিতে পারে (তবে ডেস্টিনেশন হিসেবে নয়)।

মেমরি থেকে কত বাইট পড়া হবে তা নির্ধারণ করে ইনস্ট্রাকশনটি। যেমন addps পড়ে ১৬ বাইট (৪টি সিঙ্গেল-প্রিসিশন ফ্লোট)। বিপরীতে cvtps2pd পড়ে মাত্র ৮ বাইট (২টি সিঙ্গেল-প্রিসিশন ফ্লোট), কারণ এটুকুই তার প্রয়োজনীয় ইনপুট।

addps    xmm0, [rsi]      ; xmm0 = xmm0 + 4 floats at [rsi]
mulpd    xmm1, [rsi + 16] ; xmm1 = xmm1 * 2 doubles at [rsi + 16]
cvtps2pd xmm2, [rsi + 8]  ; xmm2 = (2 floats at [rsi + 8]) converted to 2 doubles

যখন মেমরি অপারেন্ডটি ১৬ বাইট চওড়া হয়, তখন এটি ১৬-বাইট অ্যালাইনড হতে হবে। অ্যালাইনড মেমরি লোকেশন বলতে এমন একটি লোকেশন বোঝায়, যার অ্যাড্রেস অপারেশনের আকারের গুণিতক হয় (এক্ষেত্রে ১৬ বাইট)।

অ্যালাইনড মেমরি ঘোষণা করতে, আপনি সেকশন .data ও .rodata-তে align ডিরেক্টিভ ব্যবহার করতে পারেন, অথবা সেকশন .bss-এ alignb ব্যবহার করতে পারেন:

section .rodata
align 16
mem1: dd 4.0, 3.5, 2.0, -1.0

section .data
align 16
mem2: dq 6.0, 2.1

section .bss
alignb 16
mem3: resb 16

section .text
fn:
    movaps xmm0, oword [rel mem1] ; loads 4 packed 32-bit floats in xmm0
    movapd xmm1, oword [rel mem2] ; loads 2 packed 64-bit floats in xmm1
    movaps oword [rel mem3], xmm0 ; stores 4 packed 32-bit floats in mem3
    ret

১৬ বাইটের ছোট মেমরি অপারেন্ডের, যেমন cvtps2pd-এর ৮-বাইট সোর্স, কোনো অ্যালাইনমেন্টের প্রয়োজন হয় না।

মান লোড ও স্টোর করা

চারটি ইনস্ট্রাকশন আছে যেগুলো ১২৮ বিট প্যাকড ফ্লোটিং-পয়েন্ট মান কপি করে। এরা দুটি xmm রেজিস্টারের মধ্যে, অথবা একটি xmm রেজিস্টার ও একটি মেমরি লোকেশনের মধ্যে কাজ করে:

এই ইনস্ট্রাকশনগুলোর সবগুলোই দুটি xmm রেজিস্টারের মধ্যে মান কপি করতে ব্যবহার করা যায়।

যদি অপারেশনে একটি মেমরি লোকেশন জড়িত থাকে, তবে movaps ও movapd চায় সেটি অ্যালাইনড হোক। অ্যালাইনমেন্টবিহীন অ্যাড্রেস দেওয়া হলে movaps ও movapd একটি ফল্ট তৈরি করবে। এগুলো একইসঙ্গে একটি সেফটি চেকের কাজও করে, যাতে নিশ্চিত হওয়া যায় যে আপনার ডেটার বিন্যাস আপনি যা ভাবছেন ঠিক তাই আছে।

অন্যদিকে, movups ও movupd অ্যালাইনড হোক বা না হোক, যেকোনো মেমরি লোকেশনের সাথে ব্যবহার করা যায়।

NASM-এ ১৬-বাইট মানের সাইজ প্রিফিক্স হলো oword।

SIMD এক্সটেনশন

দশক ধরে x86-64 ইকোসিস্টেমে SIMD সক্রিয় উন্নয়নের একটি ক্ষেত্র হয়ে আছে। আর্কিটেকচারের প্রতিটি এক্সটেনশন নতুন ইনস্ট্রাকশন বা পুরোনো ইনস্ট্রাকশনের নতুন ব্যবহার নিয়ে আসে।

বিশেষ করে AVX ও AVX2 এক্সটেনশন কয়েকটি গুরুত্বপূর্ণ পরিবর্তন নিয়ে আসে।

প্রথমত, ২৫৬-বিট SIMD রেজিস্টারের সমর্থন, যাদের বলা হয় ymm। এগুলো সংশ্লিষ্ট xmm রেজিস্টারকে বাড়িয়ে দেয়, অনেকটা যেমন rax তার ভেতরে eax ধারণ করে।

দ্বিতীয়ত, xmm (এবং ymm) রেজিস্টারের উপর কাজ করে এমন বেশিরভাগ ইনস্ট্রাকশনের জন্য ৩-অপারেন্ড ভ্যারিয়েন্টের সমর্থন এতে যুক্ত হয়েছে। এর মধ্যে শুধু SIMD ইনস্ট্রাকশন নয়, স্কেলার ফ্লোটিং-পয়েন্ট মানের উপর কাজ করে এমন ইনস্ট্রাকশনও আছে। এসব ভ্যারিয়েন্ট তাদের SSE সমতুল্যের মতোই একই নোটেশন অনুসরণ করে, শুধু সামনে একটি v যোগ হয়:

vaddsd xmm0, xmm1, xmm2   ; xmm0 = xmm1 + xmm2 (scalar sum of 64-bit floats)
vmulps xmm1, xmm3, xmm4   ; xmm1 = xmm3 * xmm4 (packed multiplication of 32-bit floats)
vmovupd ymm5, yword [mem] ; this copies 32 bytes from the location at mem to ymm5

তৃতীয়ত, SIMD মেমরি অপারেন্ডের ক্ষেত্রে অ্যালাইনমেন্টের বাধ্যবাধকতা শিথিল করা হয়েছে। শুধু স্পষ্টভাবে অ্যালাইনড মুভ, যেমন vmovaps, এই অ্যালাইনমেন্ট দরকার করে।

এই ট্র্যাকে আমরা নিজেদেরকে আগের SSE এক্সটেনশন পর্যন্ত ইনস্ট্রাকশন ও রেজিস্টারেই সীমাবদ্ধ রেখেছি। ভিত্তি শেখানোর জন্য এটুকুই যথেষ্ট, আর এটি বিস্তৃত পরিসরের CPU-এর সাথে সামঞ্জস্য নিশ্চিত করে।

তবে টেস্ট-রানার AVX ও AVX2, এমনকি AVX-512-এর অংশ নতুন নতুন এক্সটেনশনও সম্পূর্ণভাবে সমর্থন করে। আপনি নির্দ্বিধায় সেগুলো ব্যবহার করতে পারেন।