خط الإنتاج

SIMD

Single instruction, multiple data (SIMD) شكلٌ من أشكال التوازي على مستوى العتاد. فالمعالج ينفّذ الحساب نفسه على عناصر متعددة في الوقت نفسه.

لنأخذ مثالًا: جمع مصفوفتين، كل منهما مكوّنة من أربعة أعداد فاصلة عائمة من 32 بت، عنصرًا بعنصر. ستُصدر طريقة تنفيذ عددية أربع تعليمات addss منفصلة، تعليمة واحدة لكل عنصر. أما طريقة التنفيذ باستخدام SIMD فتستخدم تعليمة addps واحدة لإجراء عمليات الجمع الأربع كلها على التوازي. وهذا يعني أربعة أضعاف العمل لكل تعليمة.

في لغة التجميع x86-64، تُنفَّذ تعليمات SIMD عادةً باستخدام مسجّلات xmm. بعض هذه التعليمات تعمل على أعداد صحيحة. وبعضها الآخر يعمل على أعداد الفاصلة العائمة.

وتُسمّى هذه الأعداد الصحيحة أو أعداد الفاصلة العائمة معبّأة. يشغل كل منها مساحةً داخل المسجّل نفسه تُسمّى المسار. تعمل تعليمات SIMD عادةً على التوازي على القيم الواقعة في الموضع نفسه من المسار في المعاملين المصدرين. وتُخزَّن نتيجة كل عملية في المسار ذي الموضع نفسه في المعامل الوجهة.

المسار ليس حدًّا صارمًا. بل هو تفسير يمنحه كل تعليمة لتسلسل من البايتات. يحتوي المعامل بعرض 128 بت على 16 بايتًا. وتبعًا للتعليمة، يمكن تفسير هذه البايتات على أنها 16 مسارًا من بايت واحد، أو 8 مسارات من بايتين، أو 4 مسارات من 4 بايتات، أو مسارين من 8 بايتات، أو حتى مسار واحد من 16 بايتًا.

على سبيل المثال، تجمع التعليمة addps قيم الفاصلة العائمة المعبّأة أحادية الدقة (4 بايتات). وبالنسبة لهذه التعليمة، تُعدّ كل قطعة من 4 بايتات في المعامل مسارًا مختلفًا. في معامل بعرض 128 بت (16 بايتًا):

وفي المقابل، سيُفسَّر المعامل بعرض 128 بت على أنه يحتوي على مسارين في حالة mulpd. وذلك لأن هذه التعليمة تُجري ضربًا معبّأ على قيم مزدوجة الدقة (8 بايتات):

في هذا المفهوم سنركّز على مجموعة صغيرة مختارة من تعليمات SIMD. وهي تعمل على قيم الفاصلة العائمة المعبّأة باستخدام مسجّلات xmm.

تعليمات SIMD للفاصلة العائمة

كقاعدة عامة، تأخذ تعليمات SIMD التي تعمل على قيم الفاصلة العائمة صورة المعاملين. ويتبع اسم كل منها بنية معيّنة:

1. العملية المُنفَّذة، بالاسم نفسه الذي يحمله نظيرها غير الخاص بـ SIMD (ويُسمّى أيضًا عدديًّا) (مثل add، mul، وما إلى ذلك).
2. لاحقة p للدلالة على أن التعليمة تعمل على بيانات معبّأة، في الموضع نفسه الذي كانت تشغله سابقًا s (الخاصة بالبيانات العددية).
3. لاحقة للدلالة على حجم كل مسار، وفق الدلالة نفسها التي يحملها نظيرها غير الخاص بـ SIMD (s للدقة الأحادية وd للدقة المزدوجة).

لذا يُشتقّ الاسم المعبّأ من الاسم العددي باستبدال s (العددية) في وسط الرمز التذكيري بـ p (المعبّأة). ويبقى اسم العملية ولاحقة الحجم دون تغيير:

العمليات الحسابية

تتبع تعليمات SIMD الحسابية القاعدة أعلاه. وفيما يلي بعض الأمثلة:

addps xmm0, xmm1 ; xmm0 = xmm0 + xmm1 (each 32-bit float at the same position)
subpd xmm2, xmm3 ; xmm2 = xmm2 - xmm3 (each 64-bit float at the same position)
mulps xmm4, xmm5 ; xmm4 = xmm4 * xmm5 (each 32-bit float at the same position)
divpd xmm6, xmm7 ; xmm6 = xmm6 / xmm7 (each 64-bit float at the same position)

التحويل بين الدقتين

توجد أيضًا تعليمات SIMD للتحويل بين قيم الفاصلة العائمة المعبّأة أحادية الدقة وقيم الفاصلة العائمة المعبّأة مزدوجة الدقة. وهي تتبع قاعدة التسمية نفسها، مع استبدال كل s الخاصة بـ العددية بـ p الخاصة بـ المعبّأة:

توضّح هذه التعليمات ما ذكرناه سابقًا من أن المسار تفسير، لا حدّ صارم. ويختلف حجم المسار في المعامل المصدر عن المعامل الوجهة، ولذلك يختلف عدد المسارات فيهما.

في التعليمة cvtps2pd، يحتوي المصدر (ps) على 4 مسارات أحادية الدقة. وتحتوي الوجهة (pd) على مسارين مزدوجي الدقة. ولا يُقرأ إلا المساران الأدنيان من المصدر. أما المساران الأعليان فيُتجاهلان:

في التعليمة cvtpd2ps، يحتوي المصدر (pd) على مسارين مزدوجي الدقة. وتحتوي الوجهة (ps) على 4 مسارات أحادية الدقة. ويُحوَّل كلا مساري المصدر ويُكتبان في المسارين الأدنيين من الوجهة. ويُضبط المساران الأعليان من الوجهة على صفر:

بعض الأمثلة:

cvtps2pd xmm0, xmm1 ; xmm0 = xmm1 as 2 doubles (low 2 lanes of xmm1 are read)
cvtpd2ps xmm0, xmm1 ; xmm0 = xmm1 as 2 floats (in low 2 lanes; upper 2 zeroed)

معاملات الذاكرة

عُرضت تعليمات SIMD أعلاه جميعها بمعاملات من مسجّل إلى مسجّل. ويمكنها أيضًا أن تأخذ معامل ذاكرة كمصدر لها (ولكن ليس كوجهة).

ويُحدَّد عدد البايتات المقروءة من الذاكرة وفق التعليمة. على سبيل المثال، تقرأ addps 16 بايتًا (4 أعداد فاصلة عائمة أحادية الدقة). أما cvtps2pd، في المقابل، فلا تقرأ إلا 8 بايتات (عددين من الفاصلة العائمة أحاديَي الدقة)، لأن هذا كل ما تحتاجه من مدخلات.

addps    xmm0, [rsi]      ; xmm0 = xmm0 + 4 floats at [rsi]
mulpd    xmm1, [rsi + 16] ; xmm1 = xmm1 * 2 doubles at [rsi + 16]
cvtps2pd xmm2, [rsi + 8]  ; xmm2 = (2 floats at [rsi + 8]) converted to 2 doubles

عندما يكون معامل الذاكرة بعرض 16 بايتًا، وجب أن يكون محاذيًا لـ 16 بايت. والموقع المحاذي في الذاكرة هو موقع يكون عنوانه من مضاعفات حجم العملية (16 بايتًا في هذه الحالة).

لتعريف ذاكرة محاذية، يمكنك استخدام التوجيه align في القسم .data و.rodata، أو alignb في القسم .bss:

section .rodata
align 16
mem1: dd 4.0, 3.5, 2.0, -1.0

section .data
align 16
mem2: dq 6.0, 2.1

section .bss
alignb 16
mem3: resb 16

section .text
fn:
    movaps xmm0, oword [rel mem1] ; loads 4 packed 32-bit floats in xmm0
    movapd xmm1, oword [rel mem2] ; loads 2 packed 64-bit floats in xmm1
    movaps oword [rel mem3], xmm0 ; stores 4 packed 32-bit floats in mem3
    ret

لا تشترط معاملات الذاكرة الأصغر من 16 بايتًا، مثل المصدر ذي 8 بايتات في cvtps2pd، أي محاذاة.

تحميل القيم وتخزينها

هناك أربع تعليمات تنسخ 128 بت من قيم الفاصلة العائمة المعبّأة. وهي تعمل بين مسجّلَي xmm، أو بين مسجّل xmm واحد وموقع في الذاكرة:

يمكن استخدام كل هذه التعليمات لنسخ القيم بين مسجّلَي xmm.

إذا تضمّنت العملية موقعًا في الذاكرة، اشترطت movaps وmovapd أن يكون محاذيًا. وستُطلق movaps وmovapd خطأً إذا أُعطيَ لهما عنوان غير محاذٍ. وتعملان أيضًا كفحص أمان يتحقق من أن تخطيط بياناتك هو ما تظنه.

في المقابل، يمكن استخدام movups وmovupd مع أي موقع في الذاكرة، محاذيًا كان أم غير محاذٍ.

بادئة الحجم لقيمة من 16 بايتًا في NASM هي oword.

امتدادات SIMD

ظلّ SIMD هدفًا لتطوير نشط في منظومة x86-64 على مدى عقود. ويجلب كل امتداد للمعمارية تعليمات جديدة أو استخدامات جديدة لتعليمات قديمة.

وعلى وجه الخصوص، الامتدادان AVX وAVX2 يُدخلان بعض التغييرات ذات الصلة.

أولًا، دعم مسجّلات SIMD بعرض 256 بت، وتُسمّى ymm. وهي توسّع مسجّلات xmm المناظرة، تمامًا كما يحتوي rax على eax.

ثانيًا، وهما يتضمّنان دعمًا لصيغ بثلاثة معاملات لمعظم التعليمات التي تعمل على مسجّلات xmm (وymm). ولا يشمل ذلك تعليمات SIMD فحسب، بل أيضًا التعليمات التي تعمل على قيم الفاصلة العائمة العددية. وتتبع هذه الصيغ الترميز نفسه الذي يتبعه نظيرها في SSE، مع إضافة v قبلها:

vaddsd xmm0, xmm1, xmm2   ; xmm0 = xmm1 + xmm2 (scalar sum of 64-bit floats)
vmulps xmm1, xmm3, xmm4   ; xmm1 = xmm3 * xmm4 (packed multiplication of 32-bit floats)
vmovupd ymm5, yword [mem] ; this copies 32 bytes from the location at mem to ymm5

ثالثًا، خُفِّفت المحاذاة المطلوبة لمعاملات ذاكرة SIMD. ولا تتطلّب هذه المحاذاة إلا عمليات النقل المحاذية صراحةً، مثل vmovaps.

في هذا المسار التعليمي، اقتصرنا على تعليمات ومسجّلات تصل إلى امتدادات SSE السابقة. وهذا يكفي لتعليم الأساسيات ويضمن التوافق مع مجموعة واسعة من المعالجات.

ومع ذلك، يدعم مشغّل الاختبارات AVX وAVX2 بالكامل، وحتى الامتدادات الأحدث التي تشكّل جزءًا من AVX-512. ولك مطلق الحرية في استخدامها.